Deliverable  D5.6.1 - FPGA  Prototype  of Experimental Component  for  uGateway  

Thursday, April 16, 2009
Deliverable  D5.6.1,  FPGA  Prototype  of  Experimental  Component  for  uGateway,  a  description  of  the  hardware  demonstrator  and  its  interfaces.  An  active  interface  for  a  brushless  DC  motor  (BLDC)  is  shown  as  an  example  application.
Author: J├╝rgen  Jagst  (ARM) Version: Final
IST-5-034116-D5.6.1.pdf (2707 Ko)